Questions et Réponses sur les Systèmes TV et Microprocesseurs

Comment vérifier si un microprocesseur fonctionne correctement ?

Le processus de vérification comprend plusieurs étapes :

1. Vérification de l'activité (ou du processus).
2. Vérification de l'horloge (du signal d'horloge).
3. Vérification de l'alimentation.
4. Comparaison du signal de réinitialisation.

Comment fonctionne un générateur OSD (On-Screen Display) de télévision ?

Le générateur OSD reçoit les impulsions de synchronisation verticale et horizontale, nécessaires pour situer des données stables dans la zone de l'image souhaitée.

Le générateur de caractères fournit 4 lignes de sortie latérales. Les signaux de sortie (Rouge, Vert et Bleu) sont acheminés jusqu'à un interrupteur triple dans l'étage de chrominance.

Un commutateur de régulation est utilisé pour effacer rapidement le signal (appelé suppression rapide) qui sort du générateur OSD.

Quel est le rôle de l'étage de Fréquence Intermédiaire (FI) dans un téléviseur ?

Après avoir sélectionné la station à recevoir, le signal est appliqué à la fréquence intermédiaire (FI).

Ce bloc d'amplification est chargé d'amplifier le signal fourni par le tuner, améliorant ainsi le rapport signal/bruit.

Les porteuses, qui ont été inversées par rapport au signal d'antenne passant par le tuner, occupent désormais des fréquences fixes. Pour le standard PAL, les fréquences intermédiaires sont :

• Porteuse audio : 33,4 MHz
• Sous-porteuse de chrominance : 34,4 MHz
• Porteuse vidéo : 38,9 MHz

La largeur du canal est de 7 MHz pour les bandes I et III (VHF) et de 8 MHz pour les bandes IV et V (UHF).

Énumérez les blocs qui composent un récepteur de télévision.

1. Syntoniseur (Tuner)
2. Fréquence Intermédiaire (FI)
3. Démodulateur
4. Contrôle Automatique de Gain (CAG)
5. Système interporteuses
6. Système quasi-parallèle (ou système proche parallèle)

Expliquez le fonctionnement du système de contrôle de fréquence par synthèse d'accord.

Ce système permet à l'utilisateur de sélectionner une fréquence particulière sans que le syntoniseur ait besoin d'effectuer un balayage de la bande pour l'accord. Au lieu de cela, il ajuste instantanément l'oscillateur local pour qu'il fonctionne à la fréquence de réception appropriée et souhaitée.

La structure du circuit pour cet accord de canal est basée sur l'exécution d'une boucle à verrouillage de phase (PLL) utilisant deux signaux.

La comparaison des résultats de ces signaux permet de déduire s'il est nécessaire de modifier la fréquence de l'oscillateur local. Si c'est le cas, elle est ajustée jusqu'à ce qu'elle se verrouille rapidement sur la fréquence désirée, l'élément de référence étant fourni par l'utilisateur.

Le signal de référence pour la comparaison de phase est généré sur le circuit lui-même, à partir des fonctions de contrôle d'un oscillateur commandé par cristal.

Le système de synthèse de fréquence est souvent déployé autour de 2 ou 3 puces (jetons). À l'intérieur du syntoniseur, les blocs PLL comprennent l'oscillateur de référence et le diviseur programmable.